傻大方


首页 > 学习 >

基于TMS320VC5416的GPS解调器硬件平台设计应用( 五 )



按关键词阅读:


基于TMS320VC5416的GPS解调器硬件平台设计应用
文章图片

图4.2 手动复位功能电路 。
此外 , DSP系统中还可以用硬件监控来实现复位(看门狗电路 , 如硬件监控芯片MAX706等) 。该电路的功能为当看门狗使能时 , 系统如果没有在规定时间间隔内对看门狗电路进行刷新 , 则产生复位信号 , 使系统重新从初始状态开始执行 , 以提高系统抗干扰能力 。看门狗电路在上电复位后 , 应处于禁止状态 , 看门狗电路通过将系统控制寄存器0(WATHCHDOG)中的控制位WDEN置1来使能 。看门狗电路使能后 , 通过对看门狗刷新口作写操作 , 来刷新看门狗 。
在本系统中 , 我们所使用的是手动复位 , 电路如下图所示:
基于TMS320VC5416的GPS解调器硬件平台设计应用
文章图片

图4.3 手动复位电路实现
4.3 时钟电路设计
时钟信号的好坏直接决定了系统的稳定性,C5416芯片提供内部和外部两种方式的时钟发生模式 , 因此C5416时钟信号的产生有两种方法:使用外部时钟源;使用芯片内部的振荡器 。使用内部振荡器的优点是价格便宜、电路简单、节约面积、信号电平总能满足要求 。一般建议使用内部振荡器 。使用内部振荡器时,外部晶体推荐使用基次谐波晶体,等效串联电阻应小于30Ω,负载电容小于10pF,
9
在PCB设计时晶体和电容应尽量靠近DSP芯片 。如果使用外部振荡器,则要考虑时钟信号电平不能大于电源电压、占空比要求、沿时间要求、高低电平宽度要求 。建议在靠近时钟源的地方加入端接电阻以改善时钟信号性能 。时钟电路用来为’C54x芯片提供时钟信号 , 由一个内部振荡器和一个锁相环PLL组成 , 可通过芯片内部的晶体振荡器或外部的时钟电路驱动 。在系统中 , 时钟电路是处理数字信息的基础, 同时它也是产生电磁辐射的主要来源 , 其性能好坏直接影响到系统是否正常运行 , 所以时钟电路在数字系统设计中占有至关重要的地位 。下面主要介绍DSP系统中时钟电路的设计:
(1) 时钟电路的种类
TI DSP系统中的时钟电路主要有三种:晶体电路、晶振电路、可编程时钟芯片电路 。
①晶体电路:晶体电路最为简单 , 只需晶体和两个电容 , 价格便宜 , 体积小 , 能满足时钟信号电平要求 , 但驱动能力差 , 不可提供多个器件使用 , 频率范围小(20kHz~60MHz) , 使用时还须注意配置正确的负载电容 , 使输出时钟频率精确、稳定 。TI DSP 芯片除C6000、C5510等外 , 大都内部含有振荡电路 , 可使用晶体电路产生所需的时钟信号 。也可不使用片内振荡电路 , 直接由外部提供时钟信号 。
②晶振电路:其电路简单、体积小、频率范围宽(1Hz~400MHz)、驱动能力强 , 可为多个器件使用 。但由于晶振频率不能改变 , 多个独立的时钟需要多个晶振 。另外在使用晶振时 , 要注意时钟信号电平 , 一般晶振输出信号电平为5V或3.3V , 对于要求输入时钟信号电平为1.8V的器件 , 不能选用晶振来提供时钟信号(如VC5401、VC5402、VC5409和F281X等) 。
③可编程时钟芯片电路:其电路较简单 , 一般由可编程时钟芯片、晶体和两个外部电容构成 。有多个时钟输出 , 可产生特殊频率值 , 适于多个时钟源
的系统 , 驱动能力强 , 频宽最高可达200MHz , 输出信号电平一般为5V或
3.3V , 常用器件为CY22381(封装如图
4.6所示 , 其有3个独立的PLL , 3个时钟输出引脚)和CY2071A(有1个PLL , 3个时钟输出引脚) 。
目前DSP工作频率已高达1GHz(如最新推出的TMS320C6416T) , 为降低时钟的高频噪声干扰 , 提高系统整体的性能 , 通常设计时使用频率较低的外部参考时钟源 , 为此须采用可编程时钟芯片电路 , 它可在在线的情况下 , 通过编程对系统的工作时钟进行控制 , 以保证在较低的外部时钟源的情况下 , 通过其内部集成的PLL锁相环的倍频 , 获得所希望的工作频率 , 同时通过在DSP内部对时钟进行编程控制 , 也能较好地满足不同应用的要求 。我们可通过编程 , 使DSP工作在较低频率 , 甚至可以设定为固定分频模式 , 并关断内部的锁相环相关电路 , 使功耗最小 。而对于数字信号处理以及实时系统 , 常需要DSP工作在高速状态 , 这时也可通过编程 , 使系统在完成引导之后 , 进入到锁相倍频模式 , 提高系统的工作频率 。有时即使在同一应用中 , 为了需要也可以通过编程 , 使系统在不同的阶段工作在不同的频率 。就像系统在引导时工作在较低频率的固定分频模式 , 而正常工作后进入所需频率的锁相倍频模式 , 而在等待期间则返回到分频模式并关断PLL以降低功耗 。一般TI DSP芯片能提供多种灵活的时钟选项 , 可以使用片内/片外振荡器、片内PLL或由硬件/软件配置PLL分频/倍频系数 。


稿源:(未知)

【傻大方】网址:/a/2021/0402/0021244157.html

标题:基于TMS320VC5416的GPS解调器硬件平台设计应用( 五 )


上一篇:计算机数控(CNC)装置

下一篇:基于USB总线和89C51单片机的数据采集设计