按关键词阅读:
1.DSP与GPS概述 (1)
1.1 TMS320C54x系列芯片特点 (1)
2.TMS320VC5416的体系结构 (1)
2.1总线结构 (1)
2.2内部存储器 (2)
3.基于TMS320C5416的GPS解调器硬件平台搭建 (6)
3.1 硬件系统设计 (6)
3.2 硬件系统平台搭建 (7)
4.DSP基本电路设计 (8)
4.1 仿真口设计 (8)
4.2 复位电路设计 (8)
4.3 时钟电路设计 (9)
4.4电源电路设计 (11)
4.4.1 电平转换设计 (11)
4.4.2 电源电路设计 (12)
4.4.3 电源监控电路设计 (12)
参考文献 (14)
1.DSP与GPS概述
1.1 TMS320C54x系列芯片特点
TMS320C54x是TI公司1996年推出的新一代16位定点DSP产品,它采用先进的哈佛结构,片内集成8条总线(1条程序存储器总线、3条数据存储器总线和4条地址总线)、在片存储器和在片复用外设 。速度由30~532MIPS不等 。是为实现低功耗、高性能而设计的定点DSP芯片 , 该系列芯片的内部结构(图2.1)及指令系统都是全新设计的 , 它的主要特点如下:
(1)运算速度快 。VC5416指令周期为6.25ns 。
(2)优化的CPU结构 。它内部有1个40位的算术逻辑单元 , 2个独立的40位的
累加器 , 1个17x17的乘法器和1个40位的桶形移位器 , 4条内部总线和2个地址产生器 。另外 , 内部还集成了维特比译码器 , 用于提高维特比编译码的速度 。
(3)低功耗方式 。TMS320C5x的主要特点是低功耗 , 可以在3.3V或2.7V工作 , 有三中种低功耗方式:IDLE1、IDLE2、IDLE3 , 可以节省DSP的功耗 。
(4)智能外设 。除了标准的串行口和时分复用(TDM)串行口外 , 还提供了自动缓冲串行口BSP(auto-Buffered Serial Port)和与外部处理器通信的HPI(Host Port Interface)接口 。BSP可提供2K字数据缓冲的读写能力 , 降低处理器的额外开销 , 当指令周期是6.25ns时 , BSP的最大数据吞吐量为160Mbit/S , 即使在IDLE方式下 , BSP也可以全速工作 。而且HPI可以与外部标准的微处理器直接接口 。TMS320VC5416(在后面的介绍均使用简称VC5416)处理器在本系列中处于先进水平 。它具有运算速度快 , 内部存储空间大 , 外部接口性能好等优点 。所以设计种选择了技术上比较先进 , 价格又较便宜的VC5416作为硬件开发对象 。下面我结合VC5416的实际情况 , 简单介绍该芯片的体系结构 。
2.TMS320VC5416的体系结构
VC5416共有144个引脚 , 其中有23 根地址线A0~A22 , 16根数据线D0~D15 , 4个外部可屏蔽引脚INT0~INT3和一个不可屏蔽中断引脚BIO叫 , 剩下的引脚则分成以下几类:存储器控制引脚 , 时钟/晶振引脚 , 多通道缓冲串口引脚 , 主机接口通讯引脚 , 电源引脚 , 初始化和复位引脚 , 通用输入/输出引脚 , 以及用于测试的IEEE1149.1标准JTAG口(IEEE1149.1 对JTAG接口标准作了修正, 为5线接口 。在片JTAG接口为用户对DSP 的仿真提供了更便捷的串行工作方式 。) 。和通用的微处理器相比 , DSP芯片的硬件资源主要用于DSP的处理功能 , 因此I/O引脚数相对较小 。
2.1总线结构
VC5416体系结构由8条主要的16位总线(4条程序/数据总线和4地址总线)构成:
(1)程序总线(PB):从程序存储器装载指令码和立即操作数 。
(2)3条数据总线(CB , DB , EB):负责将片上的各个不同的部分相互连接 , 例
如CPU , 数据地址产生逻辑 , 程序地址产生逻辑 , 片上外设和数据存储器 。
1
其中 , CB和DB传送从数据存储器读取的操作数 。EB传送写到存储器的数据 。
(3)4条地址总线(PAB , CAB , DAB , EAB):负责装载指令执行所需要的地址 。PB能加载保存于程序存储空间的操作数(如系数表:)到乘法器和加法器进行乘一加操作或利用数据移动指令(MVPD和READA)把操作数移动到数据存储空间的目的地址中 。这种性能 , 与双操作数读取的特性一起 , 使VC5416支持单周期三操作数指令 。VC5416还有一条双向的片上总线用于访问片上外设 。这条总线轮流使用DB和EB与CPU连接 。
2.2内部存储器
VC5416存储器被组织成三个独立的可选择的空间:程序存储空间、数据存储空间和1/0空间 。大小都是64K , 总共是192K大小 。包括随机存储器(RAM)和只读存储器(ROM) 。其中 , RAM是双存取访问RAM(DARAM) 。DARAM被组织在一些块上 , 因为每个DARAM块能够在单机器周期中被访问两次 , 结合并行的体系结构 , 使得VC5416得以在一个指定的周期内完成4个并发的存储器操作:一个取指操作、两个数据读操作和一个数据写操作 。DARAM总是被映射到数据存储空间上 , 也可被映射进程序存储空间用于保存程序代码 。VC5416的26个CPU寄存器和片上外设寄存器被映射在数据存储空间 。下VC5416内存分配情况如下图所示:
稿源:(未知)
【傻大方】网址:/a/2021/0402/0021244157.html
标题:基于TMS320VC5416的GPS解调器硬件平台设计应用