(2) 存储器的设计：是利用DSP的扩展接口来进行数据存储器、程序存储器和
I/O空间的配置 。在设计时主要要考虑的是存储器映射地址、存储器容量和存储器速度等；
6
(3) 通信接口的设计；
(4) 电源和时钟电路的设计；
从第三步开始就进入系统的综合 。在原理图设计阶段必须清楚地了解器件的特性、使用方法和系统的开发 ， 必要时可对单元电路进行功能仿真 ，  。
第四步：PCB设计
PCB图的设计要求我们既要熟悉系统的工作原理 ， 还要清楚布线工艺和系统结构设计 。
第五步：硬件调试
通过前面的一章 ， 就可以看出系统中选用的处理芯片是TMS320VC5416 。由于上面已重点的介绍了其功能特点 ， 这里我就不对其在做过多的描述了 ， 下面就要对其他的外围器件进行选择了 。
3.2 硬件系统平台搭建
本课题是基于GPS解调器的硬件设计 ， 其数据流图如下图所示：
通过软件编程

文章图片

图3.1 解调GPS数据的数据流图
基于上面介绍的数据流图 ， 和本章第一小结的可以看出 ， 设计本系统的步骤如下：
(1)首先要确定的是DSP芯片的选型 ， 基于第二章的介绍系统选择的的16位的
定点数字信号处理器TMS320VC5416 。
(2)其次是外围器件的选型 。首先是存储器的选择 ， 由于VC5416的内部存储容
量很小 ， 所以需要外挂存储器扩展存储空间 ， 这里选用的是可在线编程的FLASH存储器 。再就是可编程逻辑器件的选择 ， 由于DSP的I/O管脚很少 ， 还有系统对外设的控制很简单 ， 所以选用CPLD来扩展其I/O口 ， 当然CPLD 也还有其它的功能 ， 这在第5章有很详细的介绍 。
(3)PC机和DSP进行通信时 ， 要考虑电平转换和串并转换 ， 所以需要MAX232
和UART芯片各一块 。当然UART需要CPLD译码产生片选信号和读写信号 。
(4)系统中人机接口还应有有键盘和显示器 。
(5)最后要考虑的是电源芯片的选型和电路的设计
根据上面的分析 ， 可得实现GPS数据解调的硬件系统实现主框图如下图所示：
7

文章图片

从上图我们可以看出数据流通过串口进入数字处理芯片TMS320VC5416 ， 根据软件编程实现GPS数据解调 ， 之后从显示器输出解调后的定位信息 。
4.DSP基本电路设计
4.1 仿真口设计
仿真器采用边界扫描技术和DSP芯片通过JTAG口相连接 ， 实现了主机对DSP芯片的完全检测和控制 。JTAG口提供给用户以使用仿真器下载程序的方法 。使用仿真器时要注意：Emu0,Emu1上拉 。TCK的频率应该为10M 。PD脚为3.3V供电,但是仿真器上需要5V电压供电,所以仿真器盒上需要单独供电 。
表3.1 JTAG的引脚定义

文章图片

4.2 复位电路设计
上面提到 ， TMS320VC5416的时钟频率是DSP系统的时钟频率比较高的 ， 在运行时极有可能产生干扰和被干扰的现象 ， 因此需要添加复位电路 。C5416的复位输入引脚RS为处理器提供了一种硬件初始化的方法,它是一种不可屏蔽的外部中断,可在任何时候对C5416进行复位 。系统上电后 ， RS引脚应至少保持5个时钟
8
周期稳定的低电平 ， 来确保数据、地址和控制线的正确配置 。复位后(RS回到高电平) ， CPU从程序存储器的FF80H单元取指 ， 并开始执行程序 。C5416的复位分为软件复位和硬件复位 。软件复位：是通过执行指令实现芯片的复位 。硬件复位：是通过硬件电路实现复位 。对于复位电路的设计 ， 一方面应确保复位低电平时间足够长（一般需要20ms以上） ， 保证DSP可靠复位；另一方面应保证稳定性良好 ， 防止DSP误复位 。一般应保证复位输入端（RS）低电平至少持续6个时钟周期 ， 即若时钟为20MHz时为300ns 。但在上电后 ， 系统的晶振往往需要几百毫秒的稳定期 ， 所以一般可设为100～300ms 。硬件复位有以下几种方法: 上电复位（利用RC电路的延迟特性来产生复位所需要的低电平时间、由RC电路和施密特触发器组成）、手动复位（通过上电或按钮两种方式对芯片进行复位）、自动复位（看门狗） 。设计时可将上电复位和手动复位两个信号经过逻辑相与 ， 然后送到DSP的复位输入引脚 。图4.2给出了一种带有上电延迟复位和手动复位功能的复位电路 。其中手动复位主要用于系统调试 ， 另外在系统运行中出现故障时也可方便地使用 。整形电路

稿源：(未知)

【傻大方】网址：/a/2021/0402/0021244157.html

标题：基于TMS320VC5416的GPS解调器硬件平台设计应用( 四 )